Reset die de flipflop meteen initialiseert zodra het resetsignaal actief wordt, onafhankelijk van de klok. Het loslaten wordt in de regel met de klok gesynchroniseerd.
Japanse benaming: 非同期リセット
“Asynchrone reset” komt voor in 5 oefenvragen uit 3 onderwerpen, bijv. Hardwarebeschrijvingstalen en verificatie, Timinganalyse en CDC, Logische schakelingen.
Vakgebied: Hardwarebeschrijvingstalen en verificatie
In Verilog staat een asynchrone reset samen met de klok in de sensitivity list, zoals in always @(posedge clk or negedge rst_n) gevolgd door if (!rst_n) q <= 0; else q <= d;. Omdat ook de dalende flank van rst_n het blok triggert, wordt q gewist op het moment dat de reset actief wordt, zonder op een klokflank te wachten. Het achtervoegsel _n is een gangbare naamgevingsconventie voor actief-lage signalen. Synthese beeldt dit patroon af op flipflops met een speciale reset- of clear-pin, zodat de reset niet door de logica in het datapad loopt.
Een synchrone reset is gewoon een extra ingang die op de klokflank wordt bemonsterd: hij gaat door logica vóór de D-ingang van de flipflop en werkt alleen als de klok loopt. Dat maakt timinganalyse eenvoudig, maar zo kun je geen blok initialiseren waarvan de klok stilstaat, en het voegt logica toe aan het datapad. Een asynchrone reset gebruikt de resetpin van de flipflop en werkt meteen, ook zonder klok, wat handig is bij het inschakelen of als klokken gegate zijn. Het zwakke punt is het moment van loslaten, dat zijn eigen timingeisen heeft.
Flipflops specificeren recovery- en removal-tijden, die voor het deactiveren van een asynchrone reset de rol spelen van setup- en holdtijden. Wordt de reset te dicht bij een klokflank losgelaten, dan kan een flipflop metastabiel worden, of kunnen flipflops op verschillende plekken in het resetnetwerk in verschillende klokcycli uit de reset komen. Een toestandsmachine waarvan de bits een cyclus na elkaar starten, kan in een ongeldige toestand beginnen. Omdat de externe resetbron niets met de klok te maken heeft, is deze situatie niet uit te sluiten zonder het loslaten te synchroniseren.
De gebruikelijke remedie is een resetsynchronisator: twee flipflops in serie, geklokt door de doelklok, waarvan de asynchrone resetpinnen door de externe reset worden aangestuurd en waarbij de data-ingang van de eerste trap aan het inactieve niveau ligt. Activeren van de reset wist beide trappen tegelijk, zodat de reset nog steeds meteen werkt. Bij het loslaten moet het inactieve niveau door de twee flipflops schuiven, zodat de verdeelde reset in de pas met de klok deactiveert, en de tweede trap geeft de eerste de tijd om uit metastabiliteit te komen. Elk klokdomein heeft een eigen synchronisator nodig.
Antwoord: B. Recovery- en removal-check
Het opheffen van een asynchrone reset moet net als de data-ingang een bepaalde tijd van de klokflank verwijderd zijn. De recovery-check kijkt of het opheffen niet te kort vóór de flank ligt (vergelijkbaar met setup), de removal-check of het niet te kort na de flank ligt (vergelijkbaar met hold). Bij een overtreding ligt niet vast of de reset in die cyclus wordt opgeheven, en verschilt per flip-flop de cyclus waarin hij begint te werken. De controle van de transitietijd kijkt naar het afvlakken van de signaalgolfvorm en heeft een ander doel.
Antwoord: B. Synchrone reset werkt alleen op de klokflank en asynchrone reset werkt direct, onafhankelijk van de klok
Bij synchrone reset wordt het resetsignaal net als de andere ingangen op de klokflank overgenomen, wat timinganalyse gemakkelijk maakt, maar niet kan resetten als de klok niet loopt. Asynchrone reset gebruikt direct de resetaansluiting van de flipflop en kan ook zonder klok direct resetten, maar als het loslaten dicht bij de klokflank ligt, kan het tijdstip van loslaten per flipflop gaan spreiden.
Een synchrone reset werkt alleen op een actieve klokflank en heeft een lopende klok nodig, terwijl een asynchrone reset via de resetpin van de flipflop meteen werkt, ongeacht de klok.
Als de reset vlak bij een klokflank wordt losgelaten, kunnen flipflops de recovery- of removal-timing schenden, metastabiel worden of in verschillende cycli uit de reset komen; een synchronisator met twee flipflops lijnt het loslaten uit op de klok.
Dat zijn de minimale tijden waarmee een asynchrone reset vóór een actieve klokflank moet zijn gedeactiveerd (recovery) of erna nog moet worden vastgehouden (removal), vergelijkbaar met setup- en holdtijden voor data.
Het opheffen van een asynchrone reset moet net als de data-ingang een bepaalde tijd van de klokflank verwijderd zijn.
Welke controle onderzoekt bij STA of bij een flip-flop met …Asynchrone reset gebruikt direct de resetaansluiting van de flipflop en kan ook zonder klok direct resetten, maar als het loslaten dicht bij de klokflank ligt, kan het tijdstip van loslaten per flipflop gaan spreiden.
Welke uitspraak over het verschil tussen synchrone en async…Als het loslaten van een asynchrone reset vlak vóór of vlak na de klokflank plaatsvindt, wordt niet aan de tijdvoorwaarden voor het loslaten voldaan en kan het zijn dat de ene flipflop in de huidige cyclus begint te werken en een andere in de volgende.
Waarom wordt in een schakeling met asynchrone reset het los…Glitches op de klok, een asynchrone reset of een stuursignaal naar een andere chip veroorzaken echter storingen, dus voor deze signalen geldt de vaste regel ze rechtstreeks uit de uitgang van een flip-flop te halen.
Hoe heet de ongewenste puls die in een combinatorisch circu…Dit is een asynchrone reset.
Welke uitspraak over het soort reset en de werking in de bo…Numerieke apertuur (NA) Flipflop STA (statische timinganalyse) Synchrone reset Via Glitch Sensitivity list Blocking assignment Combinatorische lus (combinational loop) Constrained-random-verificatie