センシティビティリストとは
せんしてぃびてぃりすと
Verilogのalwaysの後の@( )に書く、ブロックを実行するきっかけとなる信号の並び。組み合わせ回路で書き漏れるとシミュレーションと回路が食い違う。
この用語の分野: ハードウェア記述言語と検証
解説の中の「センシティビティリスト」
alwaysの後の@( )の中はセンシティビティリストと呼ばれ、どの信号が変わったときにブロックを実行するかを指定します。
Verilogで「always @(*)」と書く意味として正しいものはどれか。シミュレータはセンシティビティリストに書かれた信号の変化でだけブロックを実行するので、bだけが変わったときはyが古いまま残ります。
組み合わせ回路のつもりで上のように書いた。起こりうる問題として正しいものはどれか。センシティビティリストに「negedge rst_n」が含まれているので、rst_nが1から0に変わった瞬間にもブロックが実行され、クロックに関係なくqが0になります。
上の記述のリセットの種類と動作として正しいものはどれか。
「センシティビティリスト」が出てくる問題(4問)
関連する用語
組み合わせ回路 Verilog SystemVerilog 論理合成 非同期リセット Lint 推論 意図しないラッチ X楽観主義 回帰テスト