Hulpmiddel dat HDL-beschrijvingen zonder simulatie aan regels toetst en schrijfwijzen vindt die snel tot problemen leiden, zoals niet-overeenkomende bitbreedtes en onbedoelde latches.
Japanse benaming: Lint
“Lint” komt voor in 4 oefenvragen uit 3 onderwerpen, bijv. Hardwarebeschrijvingstalen en verificatie, Oxidatie en diffusie, Ionenimplantatie.
Vakgebied: Hardwarebeschrijvingstalen en verificatie
Antwoord: C. Zonder simulatie de beschrijving onderzoeken en problemen vinden zoals niet-overeenkomende bitbreedtes, onbedoelde latches en niet te synthetiseren schrijfwijzen
Een lint-tool onderzoekt de HDL-beschrijving statisch aan de hand van regels en wijst op schrijfwijzen die grammaticaal juist zijn maar gemakkelijk problemen geven. Voorbeelden zijn toekenning van signalen met verschillende breedte, weglatingen in de sensitivity list, het afleiden van latches, het mengen van blokkerende en niet-blokkerende toekenning en fouten in de omgang met klokken. Omdat het zonder het maken van tests kan worden uitgevoerd, kan het vroeg in het ontwerp de moeite van latere verificatie verminderen.
Een lint-tool onderzoekt de HDL-beschrijving statisch aan de hand van regels en wijst op schrijfwijzen die grammaticaal juist zijn maar gemakkelijk problemen geven.
Welke uitspraak over de rol van lint-tools die bij HDL-veri…Als dit nitride als een wit lint achterblijft, wordt bij de latere gate-oxidatie de oxidefilm daar dun, wat doorslagproblemen veroorzaakt.
Hoe heet het verschijnsel waarbij bij LOCOS onder het nitri…Omdat de ionenbundel kleiner is dan de wafer, wordt geïmplanteerd terwijl het hele oppervlak wordt gescand: de bundel wordt met elektrische of magnetische velden heen en weer bewogen, de wafer wordt mechanisch bewogen, of de bundel wordt tot een lint verbreed en de wafer in één richting bewogen.
Welke methode is juist om bij ionenimplantatie de dosis bin…Verilog geeft bij toekenning van signalen met verschillende breedte geen fout maar kapt af of verbreedt, dus het is effectief breedteverschillen met een lint-tool op te sporen.
In Verilog worden de 8-bits signalen a en b opgeteld en wor…Hardwarebeschrijvingstaal (HDL) Sensitivity list LOCOS Ionenimplantatie Dosis Verilog Asynchrone reset Blocking assignment Combinatorische lus (combinational loop) Constrained-random-verificatie