Was ist der Hauptvorteil der Struktur (CMOS under Array u. Ä.) bei 3D-NAND, bei der Peripherieschaltungen wie Leseverstärker unter dem Speicherzellenarray angeordnet werden?

Antwort: B. Die Chipfläche wird kleiner, und die aus einem Wafer gewinnbare Kapazität steigt

Früher wurden die Peripherieschaltungen neben dem Zellarray angeordnet; liegen sie direkt unter dem Array, lässt sich die Chipfläche um etwa 20 bis 30 % senken, die Bitdichte steigt, und die Kosten sinken (CMOS under Array, Periphery under Cell usw.). Da die Peripherieschaltungen zuerst hergestellt werden, muss auf die Wärmeprozesse bei der späteren Arraybildung Rücksicht genommen werden. Zudem ist auch ein Verfahren praxistauglich, bei dem Peripherieschaltungen und Array auf getrennten Wafern hergestellt und aufeinander gebondet werden (CBA u. Ä.).