LSI-ontwerpflow en EDA

Welke methode plaatst bij de layout van analoge schakelingen de transistors van een paar zo, dat ze verdeeld zijn en hun zwaartepunten samenvallen?

  1. ACommon-centroidplaatsing
  2. BStandaardcelplaatsing
  3. CKlokboomsynthese
Antwoord en toelichting tonen

Antwoord: A. Common-centroidplaatsing

Bij transistorparen waarvan gelijke eigenschappen belangrijk zijn, zoals differentiële paren en stroomspiegels, worden de transistors verdeeld en afwisselend geplaatst met samenvallend zwaartepunt (bijvoorbeeld ABBA), zodat ze niet worden beïnvloed door gradiënten in laagdikte, onzuiverheidsconcentratie en temperatuur op de wafer. De invloed van een gradiënt werkt op beide gelijk in en heft elkaar op. Dit is common-centroidplaatsing. Standaardcelplaatsing en CTS zijn methoden voor digitale schakelingen.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Wat is het belangrijkste doel van het plaatsen van dummypatronen zonder schakelingsfunctie op lege plaatsen in de layout?
  2. Welke toewijzing van patronen door de ontwerptool is juist bij een layout die uitgaat van double patterning?
  3. Welke uitspraak over een netlist is juist?
  4. Hoe heet de beschrijving van timingvoorwaarden zoals klokperiode en vertragingen van ingangen en uitgangen die bij logische synthese en statische timinganalyse wordt gebruikt?
  5. Welk formaat is kenmerkend voor de layoutgegevens die voor de maskerproductie aan de productiekant worden overgedragen?

Vergelijkingen bij dit onderwerp