LSI-Entwurfsablauf und EDA

Wie heißt der Prozess, der aus dem Layout nach Platzierung und Verdrahtung Widerstände und Kapazitäten der Leitungen extrahiert?

  1. ALogiksynthese
  2. BATPG
  3. CExtraktion parasitärer Elemente (RC-Extraktion)
Antwort und Erläuterung anzeigen

Antwort: C. Extraktion parasitärer Elemente (RC-Extraktion)

Bei der Extraktion parasitärer Elemente werden aus Form, Abstand und Überlappung der Leitungen mit darüber- und darunterliegenden Lagen Widerstand und Kapazität der Leitungen berechnet. Mit diesen Werten lassen sich statische Timing-Analyse sowie Analysen von Leistungsaufnahme und Übersprechen genau durchführen. Durch die Miniaturisierung wird die Leitungsverzögerung gegenüber der Zellverzögerung größer, weshalb die Extraktion an Bedeutung gewinnt. Die Logiksynthese erzeugt Gatter, ATPG erzeugt Testmuster.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Welches Verfahren zur Verifikation großer SoCs führt die entworfene Schaltung auf spezieller Hardware oder einem FPGA aus und verifiziert sie zusammen mit Software schnell?
  2. Wie wird die Übergabe der Daten für die Maskenfertigung an die Fertigung nach Abschluss von Entwurf und Verifikation genannt?
  3. Welche Analyse der Versorgungsleitungen wird bei der abschließenden Prüfung vor dem Tape-out (Sign-off) neben der Timing-Verifikation durchgeführt?
  4. Welcher Entwurfsansatz gestaltet Layout usw. so, dass es gegen Fertigungsstreuung und Defekte weniger anfällig ist?
  5. Welches Verfahren im Analoglayout teilt Transistoren eines Paares auf und platziert sie so, dass ihre Schwerpunkte zusammenfallen?

Vergleiche zu diesem Thema