LSI-Entwurfsablauf und EDA
Wie heißt der Prozess, der aus dem Layout nach Platzierung und Verdrahtung Widerstände und Kapazitäten der Leitungen extrahiert?
- ALogiksynthese
- BATPG
- CExtraktion parasitärer Elemente (RC-Extraktion)
Antwort und Erläuterung anzeigen
Antwort: C. Extraktion parasitärer Elemente (RC-Extraktion)
Bei der Extraktion parasitärer Elemente werden aus Form, Abstand und Überlappung der Leitungen mit darüber- und darunterliegenden Lagen Widerstand und Kapazität der Leitungen berechnet. Mit diesen Werten lassen sich statische Timing-Analyse sowie Analysen von Leistungsaufnahme und Übersprechen genau durchführen. Durch die Miniaturisierung wird die Leitungsverzögerung gegenüber der Zellverzögerung größer, weshalb die Extraktion an Bedeutung gewinnt. Die Logiksynthese erzeugt Gatter, ATPG erzeugt Testmuster.