LSI-ontwerpflow en EDA
Waarom wordt statische timinganalyse uitgevoerd onder meerdere voorwaarden met verschillende combinaties van procesvariatie, voedingsspanning en temperatuur?
- AOm de analysetijd te verkorten
- BOm te bevestigen dat in alle omstandigheden aan de timing wordt voldaan, ook als productievariatie en gebruiksomgeving veranderen
- COm het oppervlak van de layout te verkleinen
Antwoord en toelichting tonen
Antwoord: B. Om te bevestigen dat in alle omstandigheden aan de timing wordt voldaan, ook als productievariatie en gebruiksomgeving veranderen
De snelheid van transistors verandert met productievariatie (process), voedingsspanning (voltage) en temperatuur (temperature). Bij voorwaarden waarin de schakeling trager is, treden gemakkelijker setupovertredingen op en bij voorwaarden waarin zij sneller is, holdovertredingen; daarom wordt in meerdere PVT-hoeken geanalyseerd en gecontroleerd dat de schakeling onder alle voorwaarden goed werkt. Bij fijne processen bestaat ook inversie, waarbij de schakeling bij lage spanning trager wordt naarmate de temperatuur lager is, en het aantal hoeken neemt toe. De analysetijd wordt juist langer.