IC 설계 흐름과 EDA

배치 배선 후의 레이아웃에서 배선의 저항과 커패시턴스를 추출하는 공정을 무엇이라고 하는가?

  1. A논리 합성
  2. BATPG
  3. C기생 소자 추출(RC 추출)
정답과 해설 보기

정답: C. 기생 소자 추출(RC 추출)

기생 소자 추출에서는 레이아웃 배선의 형상, 간격, 상하 층과의 겹침으로부터 배선의 저항과 커패시턴스를 계산하여 추출합니다. 그 값을 사용하여 정적 타이밍 분석, 소비 전력 및 크로스토크 분석을 정확하게 수행합니다. 미세화로 배선 지연이 셀 지연에 비해 커져 중요성이 높아지고 있습니다. 논리 합성은 게이트 생성, ATPG는 테스트 패턴 생성입니다.

이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 대규모 SoC 검증에서 설계한 회로를 전용 하드웨어나 FPGA 위에서 동작시키고 소프트웨어와 조합하여 고속으로 검증하는 기법은?
  2. 설계와 검증을 마치고, 마스크 제작을 위한 데이터를 제조 측에 인도하는 것을 무엇이라고 하는가?
  3. 테이프아웃 전 최종 확인(사인오프)에서 타이밍 검증과 함께 수행하는 전원 배선 분석은?
  4. 제조상의 편차나 결함의 영향을 받기 어렵도록 레이아웃 등을 궁리하는 설계 사고방식은?
  5. 아날로그 회로 레이아웃에서, 쌍으로 이루는 트랜지스터를 서로의 무게중심이 일치하도록 분할하여 배치하는 기법은?

이 분야의 비교