Nederlands
Menu

LSI-ontwerpflow en EDA

Welke methode wordt bij de verificatie van grote SoC's gebruikt om de ontworpen schakeling op speciale hardware of een FPGA te laten werken en in combinatie met software snel te verifiëren?

  1. AEmulatie en FPGA-prototyping
  2. BDRC
  3. CCMP
Antwoord en toelichting tonen

Antwoord: A. Emulatie en FPGA-prototyping

Logische simulatie in software wordt bij grote schakelingen zo traag dat één seconde werking dagen kost. Als de schakeling op een emulator of FPGA wordt geïmplementeerd, kan enkele ordes sneller worden geverifieerd en kunnen softwareontwikkeling en -verificatie al vóór de chip er is plaatsvinden, terwijl een echt besturingssysteem en echte applicaties draaien. Het verschil is dat een emulator interne signalen gemakkelijk observeerbaar maakt en een FPGA-prototype sneller is.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Hoe heet het overdragen van de gegevens voor maskerproductie aan de productiekant na afronding van ontwerp en verificatie?
  2. Welke analyse van de voedingsbedrading wordt bij de laatste controle vóór tape-out (sign-off) naast de timingverificatie uitgevoerd?
  3. Welke ontwerpgedachte past de layout enzovoort zo aan dat deze minder gevoelig is voor productievariatie en defecten?
  4. Welke methode plaatst bij de layout van analoge schakelingen de transistors van een paar zo, dat ze verdeeld zijn en hun zwaartepunten samenvallen?
  5. Wat is het belangrijkste doel van het plaatsen van dummypatronen zonder schakelingsfunctie op lege plaatsen in de layout?

Vergelijkingen bij dit onderwerp