Français
Menu

Flot de conception de circuits intégrés et EDA

Comment appelle-t-on l'étape qui extrait la résistance et la capacité des interconnexions à partir du layout après placement-routage ?

  1. ASynthèse logique
  2. BATPG
  3. CExtraction des éléments parasites (extraction RC)
Afficher la réponse et l'explication

Réponse : C. Extraction des éléments parasites (extraction RC)

L'extraction des éléments parasites calcule et extrait la résistance et la capacité des interconnexions à partir de leur géométrie, de leur espacement et de leur recouvrement avec les couches supérieures et inférieures. Ces valeurs permettent une analyse temporelle statique, une analyse de consommation et de diaphonie précises. Avec la miniaturisation, le délai des interconnexions devient grand par rapport à celui des cellules, d'où son importance croissante. La synthèse logique génère les portes, et l'ATPG les vecteurs de test.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Dans la vérification des grands SoC, quelle méthode exécute le circuit conçu sur du matériel dédié ou un FPGA et le vérifie rapidement en association avec le logiciel ?
  2. Comment appelle-t-on la remise au fabricant, une fois conception et vérification terminées, des données destinées à la fabrication des masques ?
  3. Lors de la vérification finale avant tape-out (signoff), quelle analyse du réseau d'alimentation est réalisée en parallèle de la vérification temporelle ?
  4. Quelle approche de conception adapte notamment le layout pour le rendre peu sensible aux variations et défauts de fabrication ?
  5. Dans le layout des circuits analogiques, quelle technique divise les transistors appariés et les dispose de sorte que leurs centres de gravité coïncident ?

Comparatifs sur ce thème