패널 레벨 패키지(PLP)란?
원형 웨이퍼 대신 큰 사각형 패널 위에서 많은 패키지를 한꺼번에 만드는 방식. 면적을 효율적으로 쓸 수 있어 비용을 낮출 수 있지만, 휨, 대면적에서의 다이 위치 어긋남, 장비의 표준화가 과제다.
일본어 명칭: パネルレベルパッケージ(PLP)
패널 레벨 패키지(PLP)은(는) 첨단 패키징(3D와 칩렛) 등 1개 분야의 연습 문제 1개에 나와요.
분야: 첨단 패키징(3D와 칩렛)
원형 웨이퍼 대신 큰 사각형 패널 위에서 많은 패키지를 한꺼번에 만드는 방식. 면적을 효율적으로 쓸 수 있어 비용을 낮출 수 있지만, 휨, 대면적에서의 다이 위치 어긋남, 장비의 표준화가 과제다.
일본어 명칭: パネルレベルパッケージ(PLP)
패널 레벨 패키지(PLP)은(는) 첨단 패키징(3D와 칩렛) 등 1개 분야의 연습 문제 1개에 나와요.
분야: 첨단 패키징(3D와 칩렛)
팬아웃 웨이퍼 레벨 패키지(FOWLP)에서는 잘라 낸 칩을 원형 지지체 위에 늘어놓고 몰드 수지로 굳힌 뒤, 그 위에 재배선층을 형성합니다. 패널 레벨 패키지(PLP)는 비슷한 공정을 인쇄 회로 기판이나 디스플레이 제조에 가까운 큰 사각형 패널 위에서 하는 방식입니다. 패널 크기에는 510 mm × 515 mm나 600 mm × 600 mm 등이 있으며, 600 mm 사각 패널의 면적은 360,000 mm²로 지름 300 mm 웨이퍼(약 70,700 mm²)의 약 5배가 됩니다. 한 번에 처리하는 패키지 수가 늘어나므로 패키지 1개당 비용을 낮출 수 있습니다.
사각형 패키지를 원형 웨이퍼에 배치하면, 가장자리 근처에 패키지가 온전히 들어가지 않는 영역이 남습니다. 패키지가 클수록 이 가장자리 낭비의 비율이 커집니다. AI용처럼 한 변이 수십 mm인 큰 패키지에서는 300 mm 웨이퍼에서 쓸 수 있는 비율이 크게 떨어지지만, 사각형 패널은 거의 가장자리까지 채울 수 있습니다. 많은 칩렛과 HBM을 탑재한 큰 패키지의 보급이 PLP가 주목받는 이유 중 하나입니다.
패널이 클수록 수지의 경화 수축과 열팽창 차이에 의한 휨이 커지고, 몰딩 중에 다이가 움직이는 위치 어긋남(다이 시프트)도 커집니다. 패널 전체에 걸쳐 막 두께와 노광을 균일하게 하기도 어렵고, 웨이퍼용 노광 장비와 도금 장비를 그대로 쓸 수 없으므로 패널 전용 장비가 필요합니다. 패널 크기가 아직 업계 전체에서 표준화되어 있지 않아 장비와 재료의 개발도 복잡해집니다. 웨이퍼 공정을 단순히 크게 하면 되는 것이 아닙니다.
PLP는 먼저 비교적 작은 패키지에서 사용되기 시작했으며, 2021년에는 한국의 nepes Laweh가 600 mm 사각 패널에서의 팬아웃 패키지 양산을 발표했습니다. 2020년대 중반부터는 대형 AI 패키지의 비용을 낮추는 수단으로도 개발되고 있습니다. 한편 패널 공정은 일반적으로 웨이퍼 공정보다 미세한 배선을 만들기 어려우므로, 가장 미세한 배선이 필요한 부분을 어떻게 다룰지도 검토되고 있습니다.
정답: A. 한 번에 처리할 수 있는 수를 늘리고 면적 이용 효율을 높여 비용을 낮춘다
각형 패널은 원형 웨이퍼에 비해 사각형 패키지를 낭비 없이 배열할 수 있고 대형화도 쉬워서 한 번에 많은 패키지를 처리할 수 있습니다. 예를 들어 600 mm 각형 패널의 면적은 300 mm 웨이퍼의 약 5배입니다. 팬아웃 패키지나 대형 AI용 패키지에서 비용을 낮추는 수단으로 패널 레벨 패키지 개발이 진행되고 있습니다. 다만 대면적에서의 휨과 균일성 확보가 과제입니다.
기본적인 공정은 비슷하지만, FOWLP는 원형의 웨이퍼 모양 지지체를 쓰고 PLP는 큰 사각형 패널을 씁니다. PLP는 한 번에 더 많은 패키지를 처리할 수 있고 가장자리 낭비가 적어 비용 절감에 유리하지만, 휨과 균일성을 관리하기가 더 어렵습니다.
600 × 600 = 360,000 mm²이고, 300 mm 웨이퍼는 π × 150² ≈ 70,700 mm²이므로, 패널은 약 5배입니다.
대면적에서의 휨, 몰딩 중의 다이 시프트, 막 두께와 노광의 균일성, 패널용 장비의 개발, 패널 크기의 표준화입니다.
팬아웃 패키지나 대형 AI용 패키지에서 비용을 낮추는 수단으로 패널 레벨 패키지 개발이 진행되고 있습니다.
원형 웨이퍼가 아니라 대형 각형 패널 위에서 패키지를 일괄 제조하는 방식의 주된 목적은?2.5D 실장 3D 패키징 마이크로 범프(Micro Bump) 실리콘 인터포저(Silicon Interposer) 유리 코어 기판(Glass Core Substrate) 재배선층(RDL) 칩렛(Chiplet) 하이브리드 본딩(Hybrid Bonding) CoWoS HBM