Interfaces d'E/S et bus

Quelle description du mécanisme de communication de PCI Express est correcte ?

  1. ALes adresses et les données sont émises simultanément sur de nombreuses lignes séparées
  2. BLes requêtes de lecture-écriture sont envoyées sous forme de paquets, traités par trois couches : transaction, liaison de données et physique
  3. CToute communication est contrôlée bit par bit directement par le CPU
Afficher la réponse et l'explication

Réponse : B. Les requêtes de lecture-écriture sont envoyées sous forme de paquets, traités par trois couches : transaction, liaison de données et physique

En PCI Express, les requêtes de lecture-écriture mémoire ou de configuration sont envoyées sous forme de paquets (TLP) comportant un en-tête et des données. La couche transaction construit les paquets, la couche liaison de données ajoute un code de détection d'erreurs et vérifie leur réception, et la couche physique les encode et les transmet par SerDes. Pour le logiciel, cela apparaît comme des lectures-écritures à des adresses mémoire, comme avec l'ancien PCI, ce qui préserve la compatibilité.

S'entraîner sur ce thème Retour au thème

Autres questions sur Interfaces d'E/S et bus

  1. Que fait la couche liaison de données de PCI Express face aux erreurs binaires survenant en transmission ?
  2. Quel mécanisme permet au CPU de lire et écrire les registres et la mémoire d'un périphérique PCI Express ?
  3. Quelle caractéristique des MSI (interruptions signalées par message) utilisées en PCI Express est correcte ?
  4. Quelle est la différence correcte entre la « bande passante » et la « latence » d'une interface ?
  5. Sur une liaison de bande passante 10 GB/s et de latence 1 µs, quelle est la durée la plus proche pour transmettre une fois 64 octets de données (durée = latence + volume ÷ bande passante) ?

Comparatifs sur ce thème