Nederlands
Menu

Wat is PCI Express?

Snelle seriële uitbreidingsinterface die de CPU verbindt met onder meer GPU's, ssd's en netwerkkaarten. Ook PCIe geschreven. Door lanes te bundelen neemt de bandbreedte toe en per generatie verdubbelt de snelheid ongeveer.

Japanse benaming: PCI Express

“PCI Express” komt voor in 29 oefenvragen uit 3 onderwerpen, bijv. Interfaces en busstandaarden, GPU-programmeren, SRAM en flashgeheugen.

Vakgebied: Interfaces en busstandaarden

Nu oefenen: vragen over PCI Express

Welke interfacestandaard op basis van PCI Express wordt veel gebruikt voor de verbinding tussen snelle SSD’s en de host?

  1. AIDE
  2. BUSB 1.1
  3. CNVMe
Antwoord en toelichting tonen

Antwoord: C. NVMe

NVMe (NVM Express) is een standaard die is ontworpen om flash efficiënt te gebruiken via PCI Express en tot 64.000 commandowachtrijen parallel kan verwerken. Het heeft een lagere latentie en hogere bandbreedte dan SATA voor HDD’s (AHCI, één wachtrij, maximaal 32 commando’s, bovengrens ca. 600 MB/s); bij PCIe 4.0 x4 is dat ca. 7 GB/s en er zijn producten met PCIe 5.0 van 10 GB/s of meer. Het wordt veel gebruikt bij kleine SSD’s in M.2-vorm.

Welke waarde komt het best overeen met de efficiëntie van de 128b/130b-codering die vanaf PCI Express 3.0 wordt gebruikt?

  1. AOngeveer 80%
  2. BOngeveer 50%
  3. COngeveer 98,5%
Antwoord en toelichting tonen

Antwoord: C. Ongeveer 98,5%

Bij 128b/130b-codering worden 128 databits met een header van 2 bits in 130 bits verzonden, dus de efficiëntie is 128/130 ≈ 98,5%. De overhead is sterk verminderd ten opzichte van de 80% van 8b/10b. De frequentie van overgangen wordt gewaarborgd door de data te scramblen (exclusieve OF met een vaste pseudowillekeurige reeks) om nullen en enen te mengen. Daardoor kon PCI Express 3.0 de effectieve snelheid vrijwel verdubbelen door de signaalsnelheid slechts van 5 naar 8 GT/s te verhogen.

“PCI Express” in de toelichting

Vragen met “PCI Express” (29)

  1. Welke interfacestandaard op basis van PCI Express wordt veel gebruikt voor de verbinding tussen snelle SSD’s en de host?
  2. Welke waarde komt het best overeen met de efficiëntie van de 128b/130b-codering die vanaf PCI Express 3.0 wordt gebruikt?
  3. Welke omschrijving van een „lane” van PCI Express is juist?
  4. Welke waarde komt het best overeen met de effectieve bandbreedte in één richting van een x16-verbinding van PCI Express 3.0 (8 GT/s per lane, 128b/130b-codering)?
  5. Hoe verandert de signaalsnelheid per lane bij elke volgende generatie van PCI Express, van generatie 3 tot en met generatie 6? Welke uitspraak is juist?
  6. Welke eigenschap van PAM4 (pulsamplitudemodulatie met vier niveaus), dat in PCI Express 6.0 wordt gebruikt, is juist?
  7. Wat gebeurt er als een x4 PCI Express-SSD in een sleuf van x16-lengte op het moederbord wordt gestoken (ervan uitgaande dat de sleuf bedrading voor x4 of meer heeft)?
  8. Welke uitspraak over de structuur van PCI Express is juist?
  9. Welke uitspraak over de werking van PCI Express-communicatie is juist?
  10. Wat doet de datalinklaag van PCI Express bij bitfouten tijdens de transmissie?
  11. Welk mechanisme maakt het mogelijk dat de CPU de registers en het geheugen van een PCI Express-apparaat kan lezen en schrijven?
  12. Welke eigenschap van MSI (message signaled interrupts), dat bij PCI Express wordt gebruikt, is juist?
  13. Welke omschrijving van „hot plug”, dat bij USB en een deel van PCI Express beschikbaar is, is juist?
  14. Wat is het juiste doel van spread-spectrum clocking (SSC), dat onder meer bij PCI Express wordt gebruikt?
  15. Wat betekent het dat een lane van PCI Express „full duplex” is?

Vergelijkingen met deze term

Verwante termen

GPU Via SerDes CXL 128b/130b-codering PAM4 NRZ Clock-and-data-recovery (CDR) Numerieke apertuur (NA) 8b/10b-codering

Naar de woordenlijst