SRAM und Flash-Speicher

Welches Problem tritt bei einer Absenkung der Versorgungsspannung von SRAM leicht auf?

  1. ADer Spielraum für stabiles Lesen und Schreiben (Rauschabstand) wird kleiner, und Fehlfunktionen treten leichter auf
  2. BDer Zugriff wird zu schnell
  3. CDie Speicherkapazität steigt
Antwort und Erläuterung anzeigen

Antwort: A. Der Spielraum für stabiles Lesen und Schreiben (Rauschabstand) wird kleiner, und Fehlfunktionen treten leichter auf

Eine SRAM-Zelle arbeitet durch die Stabilität des Latches und das Gleichgewicht der Treiberfähigkeiten mit den Zugriffstransistoren. Bei niedrigerer Versorgungsspannung wird der Rauschabstand kleiner, Streuungen der Transistoren wirken sich relativ stärker aus, und es kommt leichter zum Umkippen der Daten beim Lesen oder zu Schreibfehlern. Die minimale Betriebsspannung des SRAM (Vmin) bestimmt daher oft die Untergrenze der Versorgungsspannung des gesamten Chips und ist eine Hürde für die Spannungsabsenkung.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu SRAM und Flash-Speicher

  1. Welcher Vorteil einer 8T-SRAM-Zelle, die eine 6T-SRAM um Transistoren nur für das Lesen erweitert, ist richtig?
  2. Was geschieht mit der Schwellenspannung der Zelle, wenn beim Löschen von Flash-Speichern Elektronen aus dem Floating Gate o. Ä. abgezogen werden?
  3. Welcher Wert kommt der Lagenzahl heutiger 3D-NANDs am nächsten?
  4. Welche Aufgabe haben die Select-Transistoren an beiden Enden der in Reihe geschalteten Speicherzellen bei NAND-Flash?
  5. Beim Schreiben in eine SRAM-Zelle wird eine der Bitleitungen auf 0 V gezogen, um den Zustand der Zelle umzukehren. Welche Bedingung an den Zugriffstransistor ist dabei richtig?

Vergleiche zu diesem Thema