Flot de conception de circuits intégrés et EDA

Pourquoi réalise-t-on l'analyse temporelle statique sous plusieurs conditions combinant variations de procédé, tension d'alimentation et température ?

  1. APour réduire le temps d'analyse
  2. BPour vérifier que la synchronisation est respectée dans toutes les conditions, malgré les variations de fabrication et d'environnement
  3. CPour réduire la surface du layout
Afficher la réponse et l'explication

Réponse : B. Pour vérifier que la synchronisation est respectée dans toutes les conditions, malgré les variations de fabrication et d'environnement

La vitesse des transistors varie avec les variations de fabrication (Process), la tension d'alimentation (Voltage) et la température (Temperature). Les conditions lentes favorisent les violations de setup et les conditions rapides les violations de hold ; on analyse donc plusieurs coins PVT pour garantir un fonctionnement correct dans toutes les conditions. Dans les procédés fins, l'inversion de température, où le circuit ralentit à basse tension quand la température baisse, tend à multiplier les coins. Le temps d'analyse augmente plutôt.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Comment appelle-t-on l'étape qui extrait la résistance et la capacité des interconnexions à partir du layout après placement-routage ?
  2. Dans la vérification des grands SoC, quelle méthode exécute le circuit conçu sur du matériel dédié ou un FPGA et le vérifie rapidement en association avec le logiciel ?
  3. Comment appelle-t-on la remise au fabricant, une fois conception et vérification terminées, des données destinées à la fabrication des masques ?
  4. Lors de la vérification finale avant tape-out (signoff), quelle analyse du réseau d'alimentation est réalisée en parallèle de la vérification temporelle ?
  5. Quelle approche de conception adapte notamment le layout pour le rendre peu sensible aux variations et défauts de fabrication ?

Comparatifs sur ce thème