Français
Menu

Flot de conception de circuits intégrés et EDA

Quelle approche de conception adapte notamment le layout pour le rendre peu sensible aux variations et défauts de fabrication ?

  1. ADFT (conception pour la testabilité)
  2. BCTS (synthèse d'arbre d'horloge)
  3. CDFM (conception pour la fabricabilité)
Afficher la réponse et l'explication

Réponse : C. DFM (conception pour la fabricabilité)

La DFM (Design for Manufacturability) regroupe les techniques de conception visant un layout facile à fabriquer et à haut rendement : éviter les motifs difficiles à résoudre en lithographie, doubler les vias pour que la connexion subsiste si l'un est défectueux, élargir les espacements d'interconnexion lorsque c'est possible, etc. Des outils détectent les motifs à risque à partir des données de fabrication. La DFT concerne la testabilité, et la CTS la distribution de l'horloge.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Dans le layout des circuits analogiques, quelle technique divise les transistors appariés et les dispose de sorte que leurs centres de gravité coïncident ?
  2. Quel est le principal objectif du placement de motifs factices, sans fonction électrique, dans les zones libres du layout ?
  3. Pour un layout prévu pour le double patterning, quelle répartition des motifs l'outil de conception effectue-t-il ?
  4. Quelle description de la netlist est correcte ?
  5. Comment appelle-t-on la description des conditions temporelles, comme la période d'horloge et les délais d'entrée-sortie, utilisée par la synthèse logique et l'analyse temporelle statique ?

Comparatifs sur ce thème