Français
Menu

Flot de conception de circuits intégrés et EDA

Quelle mesure est appropriée lorsqu'une violation de setup est détectée en analyse temporelle statique ?

  1. ARéduire le délai en simplifiant la logique du chemin ou en utilisant des cellules de plus grande force
  2. BAjouter des tampons de retard sur le chemin pour augmenter le délai
  3. CAugmenter la fréquence d'horloge
Afficher la réponse et l'explication

Réponse : A. Réduire le délai en simplifiant la logique du chemin ou en utilisant des cellules de plus grande force

La violation de setup survient lorsque le chemin de données est long et que la donnée n'arrive pas avant l'horloge suivante. On réduit le délai en diminuant le nombre de niveaux logiques, en utilisant des cellules de plus grande force ou à tension de seuil basse plus rapides, ou en rapprochant le placement pour raccourcir les interconnexions. Réduire la fréquence d'horloge la résout aussi, mais au détriment des performances. Ajouter des tampons de retard est la contre-mesure aux violations de hold, et augmenter la fréquence aggrave la violation.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Pourquoi réalise-t-on l'analyse temporelle statique sous plusieurs conditions combinant variations de procédé, tension d'alimentation et température ?
  2. Comment appelle-t-on l'étape qui extrait la résistance et la capacité des interconnexions à partir du layout après placement-routage ?
  3. Dans la vérification des grands SoC, quelle méthode exécute le circuit conçu sur du matériel dédié ou un FPGA et le vérifie rapidement en association avec le logiciel ?
  4. Comment appelle-t-on la remise au fabricant, une fois conception et vérification terminées, des données destinées à la fabrication des masques ?
  5. Lors de la vérification finale avant tape-out (signoff), quelle analyse du réseau d'alimentation est réalisée en parallèle de la vérification temporelle ?

Comparatifs sur ce thème