Flot de conception de circuits intégrés et EDA

Quelle technique de conception basse consommation arrête l'horloge des blocs inutilisés pour réduire la consommation superflue ?

  1. AOverclocking
  2. BClock gating
  3. CConception par chaînes de scan
Afficher la réponse et l'explication

Réponse : B. Clock gating

Le clock gating arrête l'horloge des blocs dont le fonctionnement n'est pas nécessaire, supprimant les commutations inutiles des bascules et du réseau d'horloge pour réduire la consommation dynamique. L'outil de synthèse logique peut l'insérer automatiquement en détectant les registres dont la valeur ne change pas. Le courant de fuite n'étant pas réduit, on le combine avec le power gating, qui coupe l'alimentation elle-même. L'overclocking augmente la fréquence, et la conception par scan est une technique de test.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Quelle mesure est appropriée lorsqu'une violation de setup est détectée en analyse temporelle statique ?
  2. Pourquoi réalise-t-on l'analyse temporelle statique sous plusieurs conditions combinant variations de procédé, tension d'alimentation et température ?
  3. Comment appelle-t-on l'étape qui extrait la résistance et la capacité des interconnexions à partir du layout après placement-routage ?
  4. Dans la vérification des grands SoC, quelle méthode exécute le circuit conçu sur du matériel dédié ou un FPGA et le vérifie rapidement en association avec le logiciel ?
  5. Comment appelle-t-on la remise au fabricant, une fois conception et vérification terminées, des données destinées à la fabrication des masques ?

Comparatifs sur ce thème