Flot de conception de circuits intégrés et EDA
Quelle technique de conception basse consommation arrête l'horloge des blocs inutilisés pour réduire la consommation superflue ?
- AOverclocking
- BClock gating
- CConception par chaînes de scan
Afficher la réponse et l'explication
Réponse : B. Clock gating
Le clock gating arrête l'horloge des blocs dont le fonctionnement n'est pas nécessaire, supprimant les commutations inutiles des bascules et du réseau d'horloge pour réduire la consommation dynamique. L'outil de synthèse logique peut l'insérer automatiquement en détectant les registres dont la valeur ne change pas. Le courant de fuite n'étant pas réduit, on le combine avec le power gating, qui coupe l'alimentation elle-même. L'overclocking augmente la fréquence, et la conception par scan est une technique de test.
Continuer : 9 autres questions sur Flot de conception de circuits intégrés et EDA