LSI-ontwerpflow en EDA

Welke maatregel is geschikt wanneer bij statische timinganalyse een setupovertreding wordt gevonden?

  1. ADe logica op het pad vereenvoudigen of vervangen door cellen met meer aanstuurvermogen om de vertraging te verminderen
  2. BVertragingsbuffers aan het pad toevoegen om de vertraging te vergroten
  3. CDe klokfrequentie verhogen
Antwoord en toelichting tonen

Antwoord: A. De logica op het pad vereenvoudigen of vervangen door cellen met meer aanstuurvermogen om de vertraging te verminderen

Een setupovertreding is een overtreding waarbij het gegevenspad lang is en de gegevens niet voor de volgende klok aankomen. De vertraging wordt verminderd door het aantal logische niveaus te verkleinen, cellen te vervangen door cellen met meer aanstuurvermogen of snelle cellen met een lage drempelspanning, en door nabijer te plaatsen om de bedrading te verkorten. Verlaging van de klokfrequentie lost het ook op, maar dan nemen de prestaties af. Vertragingsbuffers toevoegen is een maatregel tegen holdovertredingen en verhogen van de frequentie verergert de overtreding.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Waarom wordt statische timinganalyse uitgevoerd onder meerdere voorwaarden met verschillende combinaties van procesvariatie, voedingsspanning en temperatuur?
  2. Hoe heet het proces waarbij uit de layout na place and route de weerstand en capaciteit van de bedrading worden gehaald?
  3. Welke methode wordt bij de verificatie van grote SoC's gebruikt om de ontworpen schakeling op speciale hardware of een FPGA te laten werken en in combinatie met software snel te verifiëren?
  4. Hoe heet het overdragen van de gegevens voor maskerproductie aan de productiekant na afronding van ontwerp en verificatie?
  5. Welke analyse van de voedingsbedrading wordt bij de laatste controle vóór tape-out (sign-off) naast de timingverificatie uitgevoerd?

Vergelijkingen bij dit onderwerp