IC 설계 흐름과 EDA
정적 타이밍 분석에서 셋업 위반이 발견되었을 때의 대책으로 적절한 것은?
- A경로상의 논리를 단순화하거나 구동력이 큰 셀로 교체하여 지연을 줄인다
- B경로에 지연용 버퍼를 추가하여 지연을 늘린다
- C클록 주파수를 높인다
정답과 해설 보기
정답: A. 경로상의 논리를 단순화하거나 구동력이 큰 셀로 교체하여 지연을 줄인다
셋업 위반은 데이터 경로가 길어서 다음 클록까지 데이터가 도달하지 못하는 위반입니다. 논리 단수를 줄이거나, 구동력이 큰 셀이나 문턱 전압이 낮은 빠른 셀로 교체하거나, 배치를 가깝게 하여 배선을 짧게 하는 등으로 지연을 줄입니다. 클록 주파수를 낮춰도 해소할 수 있지만 성능이 떨어집니다. 지연용 버퍼를 추가하는 것은 홀드 위반의 대책이며, 주파수를 높이면 위반은 더욱 악화됩니다.