LSI-Entwurfsablauf und EDA

Welche Maßnahme ist geeignet, wenn in der statischen Timing-Analyse eine Setup-Verletzung gefunden wird?

  1. ADie Logik auf dem Pfad vereinfachen oder durch Zellen mit größerer Treiberstärke ersetzen, um die Verzögerung zu verringern
  2. BDem Pfad Verzögerungspuffer hinzufügen, um die Verzögerung zu erhöhen
  3. CDie Taktfrequenz erhöhen
Antwort und Erläuterung anzeigen

Antwort: A. Die Logik auf dem Pfad vereinfachen oder durch Zellen mit größerer Treiberstärke ersetzen, um die Verzögerung zu verringern

Eine Setup-Verletzung liegt vor, wenn der Datenpfad zu lang ist und die Daten bis zum nächsten Takt nicht ankommen. Die Verzögerung wird verringert, indem die Zahl der Logikstufen reduziert, durch Zellen mit größerer Treiberstärke oder schnellere Zellen mit niedriger Schwellspannung ersetzt oder die Platzierung näher gerückt und die Leitung verkürzt wird. Auch Senken der Taktfrequenz würde die Verletzung beheben, kostet jedoch Leistung. Das Hinzufügen von Verzögerungspuffern ist eine Maßnahme gegen Hold-Verletzungen, und eine höhere Frequenz verschärft die Verletzung weiter.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Welcher Grund dafür, die statische Timing-Analyse unter mehreren Kombinationen aus Prozessstreuung, Versorgungsspannung und Temperatur durchzuführen, ist richtig?
  2. Wie heißt der Prozess, der aus dem Layout nach Platzierung und Verdrahtung Widerstände und Kapazitäten der Leitungen extrahiert?
  3. Welches Verfahren zur Verifikation großer SoCs führt die entworfene Schaltung auf spezieller Hardware oder einem FPGA aus und verifiziert sie zusammen mit Software schnell?
  4. Wie wird die Übergabe der Daten für die Maskenfertigung an die Fertigung nach Abschluss von Entwurf und Verifikation genannt?
  5. Welche Analyse der Versorgungsleitungen wird bei der abschließenden Prüfung vor dem Tape-out (Sign-off) neben der Timing-Verifikation durchgeführt?

Vergleiche zu diesem Thema