LSI設計フロー・EDA

使っていない回路ブロックへのクロックの供給を止めて、無駄な消費電力を減らす低消費電力設計の手法はどれか。

  1. Aオーバークロック
  2. Bクロックゲーティング
  3. Cスキャン設計
答えと解説を見る

正解:B. クロックゲーティング

クロックゲーティングは、動作が不要なブロックへのクロックを止め、フリップフロップやクロック配線の無駄なスイッチングをなくして動的消費電力を減らす手法です。さらに電源そのものを切るパワーゲーティングと組み合わせると、リーク電流も削減できます。

この分野を解く 分野ページへ

LSI設計フロー・EDAのほかの問題

  1. 静的タイミング解析でセットアップ違反が見つかったときの対策として適切なものはどれか。
  2. 静的タイミング解析を、プロセスのばらつき・電源電圧・温度の組み合わせを変えた複数の条件で行う理由として正しいものはどれか。
  3. 配置配線後のレイアウトから、配線の抵抗や容量を取り出す工程を何と呼ぶか。
  4. 大規模なSoCの検証で、設計した回路を専用のハードウェアやFPGAの上で動かし、ソフトウェアと組み合わせて高速に検証する手法はどれか。
  5. 設計と検証を終え、マスク製作のためのデータを製造側に引き渡すことを何と呼ぶか。