LSI-Entwurfsablauf und EDA

Welches Verfahren des Low-Power-Entwurfs stoppt die Taktzufuhr zu nicht benutzten Schaltungsblöcken und verringert so unnötige Leistungsaufnahme?

  1. AÜbertakten
  2. BClock Gating
  3. CScan-Entwurf
Antwort und Erläuterung anzeigen

Antwort: B. Clock Gating

Clock Gating ist ein Verfahren, das den Takt für Blöcke abschaltet, die nicht arbeiten müssen, unnötiges Schalten von Flipflops und Taktleitungen vermeidet und so die dynamische Leistungsaufnahme senkt. Auch Logiksynthese-Werkzeuge können es automatisch einfügen, indem sie Register finden, deren Wert sich unter bestimmten Bedingungen nicht ändert. Der Leckstrom sinkt dadurch jedoch nicht, weshalb es mit Power Gating kombiniert wird, das die Versorgung selbst abschaltet. Übertakten bedeutet Erhöhung der Frequenz, Scan-Entwurf ist ein Testverfahren.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Welche Maßnahme ist geeignet, wenn in der statischen Timing-Analyse eine Setup-Verletzung gefunden wird?
  2. Welcher Grund dafür, die statische Timing-Analyse unter mehreren Kombinationen aus Prozessstreuung, Versorgungsspannung und Temperatur durchzuführen, ist richtig?
  3. Wie heißt der Prozess, der aus dem Layout nach Platzierung und Verdrahtung Widerstände und Kapazitäten der Leitungen extrahiert?
  4. Welches Verfahren zur Verifikation großer SoCs führt die entworfene Schaltung auf spezieller Hardware oder einem FPGA aus und verifiziert sie zusammen mit Software schnell?
  5. Wie wird die Übergabe der Daten für die Maskenfertigung an die Fertigung nach Abschluss von Entwurf und Verifikation genannt?

Vergleiche zu diesem Thema