IC 설계 흐름과 EDA

사용하지 않는 회로 블록에 대한 클록 공급을 멈춰 불필요한 소비 전력을 줄이는 저전력 설계 기법은?

  1. A오버클록
  2. B클록 게이팅
  3. C스캔 설계
정답과 해설 보기

정답: B. 클록 게이팅

클록 게이팅은 동작이 필요 없는 블록에 대한 클록을 멈춰, 플립플롭과 클록 배선의 불필요한 스위칭을 없애 동적 소비 전력을 줄이는 기법입니다. 논리 합성 툴이 값이 변하지 않는 조건의 레지스터를 찾아 자동으로 삽입할 수도 있습니다. 다만 누설 전류는 줄지 않으므로, 전원 자체를 끄는 파워 게이팅과 조합합니다. 오버클록은 주파수를 높이는 것, 스캔 설계는 테스트 기법입니다.

이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 정적 타이밍 분석에서 셋업 위반이 발견되었을 때의 대책으로 적절한 것은?
  2. 정적 타이밍 분석을 공정 편차·전원 전압·온도의 조합을 바꾼 여러 조건에서 수행하는 이유로 올바른 것은?
  3. 배치 배선 후의 레이아웃에서 배선의 저항과 커패시턴스를 추출하는 공정을 무엇이라고 하는가?
  4. 대규모 SoC 검증에서 설계한 회로를 전용 하드웨어나 FPGA 위에서 동작시키고 소프트웨어와 조합하여 고속으로 검증하는 기법은?
  5. 설계와 검증을 마치고, 마스크 제작을 위한 데이터를 제조 측에 인도하는 것을 무엇이라고 하는가?

이 분야의 비교