LSI設計流程與EDA

停止對未使用的電路區塊供應時脈,以減少無謂耗電量的低功耗設計手法為下列何者?

  1. A超頻
  2. B時脈閘控(clock gating)
  3. C掃描設計
查看答案與解析

正確答案:B. 時脈閘控(clock gating)

時脈閘控是停止對不需運作的區塊供應時脈,消除正反器與時脈佈線無謂的切換,以降低動態耗電量的手法。邏輯合成工具也能找出值不會改變條件的暫存器並自動插入。但漏電流並不會減少,所以要搭配直接切斷電源的電源閘控(power gating)。超頻是提高頻率,掃描設計則是測試的手法。

練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 在靜態時序分析中發現建立時間違反時,適當的對策為下列何者?
  2. 靜態時序分析要以改變製程變異、電源電壓、溫度組合的多種條件來進行,其理由下列何者正確?
  3. 從佈局繞線後的佈局中取出佈線電阻與電容的製程,稱為什麼?
  4. 在大規模SoC的驗證中,將設計好的電路放在專用硬體或FPGA上運作,並結合軟體進行高速驗證的方法為下列何者?
  5. 完成設計與驗證後,將光罩製作用的資料交付給製造方,稱為什麼?

這個領域的比較