Français
Menu

Flot de conception de circuits intégrés et EDA

Quelle description de l'analyse temporelle statique (STA) est correcte ?

  1. AFabriquer un prototype de puce et mesurer sa vitesse de fonctionnement
  2. BVérifier le fonctionnement par simulation en appliquant de nombreux vecteurs de test
  3. CCalculer sans vecteurs de test le délai de chaque chemin du circuit et vérifier le respect des contraintes temporelles
Afficher la réponse et l'explication

Réponse : C. Calculer sans vecteurs de test le délai de chaque chemin du circuit et vérifier le respect des contraintes temporelles

La STA calcule, pour tous les chemins de signal du circuit, le cumul des délais des cellules et des interconnexions, et vérifie de façon exhaustive le respect de contraintes temporelles comme les temps d'établissement (setup) et de maintien (hold). Elle ne nécessite pas de vecteurs de test et vérifie sans omission des chemins que des vecteurs manqueraient ; elle est au cœur de la vérification temporelle des grands LSI. Elle ne contrôle toutefois pas l'exactitude logique, qui est vérifiée séparément, par exemple par simulation.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Quel langage de description matérielle est principalement utilisé en conception RTL ?
  2. Quelle description du DRC (vérification des règles de dessin) en vérification de layout est correcte ?
  3. Quelle méthode confirme mathématiquement, sans simulation, que la logique du circuit est inchangée avant et après la synthèse logique ?
  4. Quelle description de la conception en cellules standard est correcte ?
  5. Quelle caractéristique du FPGA est correcte ?

Comparatifs sur ce thème