Français
Menu

Flot de conception de circuits intégrés et EDA

Quelle description de la synthèse logique est correcte ?

  1. AL'étape qui place les cellules sur la puce et trace les interconnexions
  2. BL'étape qui convertit la description RTL en netlist composée de portes de la bibliothèque de cellules
  3. CL'étape qui transfère les motifs du circuit sur la plaquette
Afficher la réponse et l'explication

Réponse : B. L'étape qui convertit la description RTL en netlist composée de portes de la bibliothèque de cellules

La synthèse logique convertit la description comportementale du circuit écrite en RTL en informations de connexion (netlist) entre portes logiques et bascules de la bibliothèque de cellules. À partir de contraintes de temps, de surface et de consommation, l'outil simplifie les expressions logiques et choisit des cellules de force adaptée afin d'optimiser le circuit pour respecter les contraintes. Disposer et relier les cellules relève du placement-routage, et le transfert sur plaquette de la lithographie.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Quelle description de l'analyse temporelle statique (STA) est correcte ?
  2. Quel langage de description matérielle est principalement utilisé en conception RTL ?
  3. Quelle description du DRC (vérification des règles de dessin) en vérification de layout est correcte ?
  4. Quelle méthode confirme mathématiquement, sans simulation, que la logique du circuit est inchangée avant et après la synthèse logique ?
  5. Quelle description de la conception en cellules standard est correcte ?

Comparatifs sur ce thème