IC 설계 흐름과 EDA
정적 타이밍 분석(STA)에 대한 설명으로 올바른 것은?
- A실제로 칩을 시제작하여 동작 속도를 측정한다
- B다수의 테스트 패턴을 입력하여 시뮬레이션으로 동작을 확인한다
- C테스트 패턴을 사용하지 않고 회로의 각 패스 지연을 계산하여 타이밍 제약을 만족하는지 검증한다
정답과 해설 보기
정답: C. 테스트 패턴을 사용하지 않고 회로의 각 패스 지연을 계산하여 타이밍 제약을 만족하는지 검증한다
STA는 회로의 모든 신호 경로(패스)에 대해 셀과 배선의 지연을 누적하여 계산하고, 셋업 시간과 홀드 시간 등의 타이밍 제약을 만족하는지 빠짐없이 조사하는 기법입니다. 테스트 패턴이 필요 없고 패턴으로는 놓치기 쉬운 경로도 누락 없이 확인할 수 있어, 대규모 LSI의 타이밍 검증의 중심이 되고 있습니다. 다만 논리의 정확성은 확인하지 않으므로, 기능 검증은 시뮬레이션 등으로 따로 수행합니다.