LSI-Entwurfsablauf und EDA

Welche Aussage zur Logiksynthese ist richtig?

  1. AProzess, bei dem Zellen auf dem Chip platziert und Leitungen verlegt werden
  2. BProzess, bei dem die RTL-Beschreibung in eine aus Gattern der Zellbibliothek aufgebaute Netzliste umgewandelt wird
  3. CProzess, bei dem das Schaltungsmuster auf den Wafer übertragen wird
Antwort und Erläuterung anzeigen

Antwort: B. Prozess, bei dem die RTL-Beschreibung in eine aus Gattern der Zellbibliothek aufgebaute Netzliste umgewandelt wird

Die Logiksynthese ist der Prozess, der die in RTL geschriebene Verhaltensbeschreibung einer Schaltung in Verbindungsinformationen (Netzliste) von Logikgattern und Flipflops der Zellbibliothek umwandelt. Werden Randbedingungen für Timing, Fläche und Leistungsaufnahme vorgegeben, vereinfacht das Werkzeug die Logikgleichungen, wählt Zellen mit geeigneter Treiberstärke und optimiert so, dass die Randbedingungen erfüllt werden. Das Platzieren und Verdrahten der Zellen ist Platzierung und Verdrahtung (Place and Route), die Übertragung auf den Wafer die Lithografie.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Welche Aussage zur statischen Timing-Analyse (STA) ist richtig?
  2. Welche Hardwarebeschreibungssprachen werden hauptsächlich im RTL-Entwurf verwendet?
  3. Welche Aussage zu DRC (Design Rule Check) bei der Layoutverifikation ist richtig?
  4. Mit welchem Verfahren wird ohne Simulation mathematisch geprüft, dass sich die Logik einer Schaltung durch die Logiksynthese nicht verändert hat?
  5. Welche Aussage zum Standardzellen-Entwurf ist richtig?

Vergleiche zu diesem Thema