Nederlands
Menu

LSI-ontwerpflow en EDA

Welke uitspraak over logische synthese is juist?

  1. AHet proces waarbij cellen op de chip worden geplaatst en bedrading wordt aangelegd
  2. BHet proces waarbij de RTL-beschrijving wordt omgezet in een netlist opgebouwd uit gates van de celbibliotheek
  3. CHet proces waarbij een schakelingspatroon op de wafer wordt overgebracht
Antwoord en toelichting tonen

Antwoord: B. Het proces waarbij de RTL-beschrijving wordt omgezet in een netlist opgebouwd uit gates van de celbibliotheek

Logische synthese is het proces waarbij de gedragsbeschrijving van een schakeling in RTL wordt omgezet in verbindingsinformatie (netlist) van logische gates en flipflops uit de celbibliotheek. Bij opgave van beperkingen voor timing, oppervlak en vermogen vereenvoudigt de tool de logische formules en kiest cellen met een geschikt aanstuurvermogen om te optimaliseren zodat aan de beperkingen wordt voldaan. Het plaatsen en bedraden van cellen is place and route en het overbrengen op de wafer is lithografie.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Welke uitspraak over statische timinganalyse (STA) is juist?
  2. Welke hardwarebeschrijvingstaal wordt vooral gebruikt bij RTL-ontwerp?
  3. Welke uitspraak over DRC (design rule check) bij layoutverificatie is juist?
  4. Welke methode controleert zonder simulatie wiskundig dat de logica van een schakeling voor en na logische synthese niet is veranderd?
  5. Welke uitspraak over het standaardcelontwerp (standard cell) is juist?

Vergelijkingen bij dit onderwerp