IC 설계 흐름과 EDA

논리 합성에 대한 설명으로 올바른 것은?

  1. A칩 위에 셀을 배치하고 배선을 연결하는 공정
  2. BRTL 기술을 셀 라이브러리의 게이트로 구성한 넷리스트로 변환하는 공정
  3. C웨이퍼 위에 회로 패턴을 전사하는 공정
정답과 해설 보기

정답: B. RTL 기술을 셀 라이브러리의 게이트로 구성한 넷리스트로 변환하는 공정

논리 합성은 RTL로 작성된 회로의 동작 기술을 셀 라이브러리에 있는 논리 게이트와 플립플롭의 연결 정보(넷리스트)로 변환하는 공정입니다. 타이밍·면적·소비 전력 제약을 주면 툴이 논리식을 단순화하고 적절한 구동력의 셀을 골라 제약을 만족하도록 최적화합니다. 셀을 늘어놓고 배선하는 것은 배치 배선, 웨이퍼에 전사하는 것은 리소그래피입니다.

이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 정적 타이밍 분석(STA)에 대한 설명으로 올바른 것은?
  2. RTL 설계에서 주로 사용되는 하드웨어 기술 언어는?
  3. 레이아웃 검증에서 DRC(디자인 룰 체크)에 대한 설명으로 올바른 것은?
  4. 논리 합성 전후로 회로의 논리가 바뀌지 않았음을 시뮬레이션 없이 수학적으로 확인하는 기법은?
  5. 스탠더드 셀 방식 설계에 대한 설명으로 올바른 것은?

이 분야의 비교