DRAM

Warum ist die beim Lesen eines DRAM auf der Bitleitung auftretende Spannungsänderung sehr klein?

  1. AWeil die Versorgungsspannung sehr hoch ist
  2. BWeil der Widerstand der Bitleitung 0 ist
  3. CWeil die Kapazität des Zellkondensators weit kleiner ist als die parasitäre Kapazität der Bitleitung
Antwort und Erläuterung anzeigen

Antwort: C. Weil die Kapazität des Zellkondensators weit kleiner ist als die parasitäre Kapazität der Bitleitung

Beim Lesen teilt sich die Ladung der Zelle mit der Bitleitung. Da die Zellkapazität Cs (etwa 10 fF) kleiner ist als die Bitleitungskapazität Cb (ein Mehrfaches bis etwa das Zehnfache), beträgt die Spannungsänderung etwa (VDD/2)·Cs/(Cs + Cb), also nur einige zehn bis über hundert mV. Um dieses Verhältnis (Transferverhältnis) zu sichern, wird die Zahl der an einer Bitleitung hängenden Zellen begrenzt und damit Cb klein gehalten. Der Leseverstärker verstärkt den kleinen Unterschied durch Mitkopplung schlagartig und bestimmt 0/1.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu DRAM

  1. Welche Idee steckt hinter dem 3D-DRAM, das als Mittel zur künftigen Kapazitätssteigerung von DRAM erforscht und entwickelt wird?
  2. Wie heißt das Phänomen, bei dem durch häufiges Aktivieren einer Zeile in kurzer Zeit Daten benachbarter Zeilen kippen können?
  3. Welche Leckpfade bestimmen hauptsächlich die Datenhaltezeit einer DRAM-Zelle?
  4. Was bedeutet das F in der zur Angabe der DRAM-Zellfläche verwendeten Größe „6F²“?
  5. Wie heißt beim DRAM-Zugriff der Vorgang, bei dem die geöffnete Zeile geschlossen und die Bitleitung auf das mittlere Potenzial zurückgesetzt wird, um die Aktivierung der nächsten Zeile vorzubereiten?

Vergleiche zu diesem Thema