DRAM

DRAM 읽기에서 비트라인에 나타나는 전압 변화가 매우 작은 이유로 올바른 것은?

  1. A전원 전압이 매우 높기 때문에
  2. B비트라인의 저항이 0이기 때문에
  3. C셀 커패시터의 용량이 비트라인의 기생 용량에 비해 훨씬 작기 때문에
정답과 해설 보기

정답: C. 셀 커패시터의 용량이 비트라인의 기생 용량에 비해 훨씬 작기 때문에

읽기에서는 셀의 전하가 비트라인과 나뉩니다. 셀 용량 Cs(약 10 fF)는 비트라인 용량 Cb(그 몇 배~10배 정도)보다 작으므로, 전압 변화는 약 (VDD/2)·Cs/(Cs + Cb)로 수십~백수십 mV에 불과합니다. 이 비(전송비)를 확보하기 위해 비트라인 1개에 연결하는 셀 수를 제한하여 Cb를 작게 합니다. 이 작은 차이를 센스 앰프가 양의 되먹임으로 단숨에 증폭하여 0/1을 판정합니다.

이 분야 연습하기 분야로 돌아가기

DRAM의 다른 문제

  1. 향후 DRAM 대용량화 수단으로 연구 개발이 진행되고 있는 3D DRAM의 개념으로 올바른 것은?
  2. DRAM에서 어떤 행을 짧은 시간에 여러 번 활성화하면 인접한 행의 데이터가 반전되는 일이 있는 현상을 무엇이라 하는가?
  3. DRAM 셀의 데이터 유지 시간을 결정하는 주된 누설 경로로 올바른 것은?
  4. DRAM의 셀 면적을 나타낼 때 쓰이는 「6F²」의 F의 의미로 올바른 것은?
  5. DRAM 접근에서 열려 있던 행을 닫고 비트라인을 중간 전위로 되돌려 다음 행의 활성화에 대비하는 동작을 무엇이라 하는가?

이 분야의 비교