Deutsch
Menü

Timing-Analyse und CDC

Zwei Steuersignale aus derselben Sendedomäne werden jeweils mit einem eigenen 2-stufigen Synchronisierer empfangen und auf der Empfangsseite per AND verknüpft verwendet. Welches Problem dieses Entwurfs ist richtig?

  1. ADurch das AND-Gatter wird die Metastabilität verstärkt, und die gesamte Empfangsschaltung bleibt dauerhaft instabil
  2. BZwei auf der Sendeseite gleichzeitig wechselnde Signale können auf der Empfangsseite um 1 Zyklus versetzt erscheinen, sodass eigentlich unmögliche Kombinationen auftreten
  3. CDie beiden Signale werden auf der Empfangsseite stets im selben Zyklus ausgerichtet, daher tritt kein Problem auf
Antwort und Erläuterung anzeigen

Antwort: B. Zwei auf der Sendeseite gleichzeitig wechselnde Signale können auf der Empfangsseite um 1 Zyklus versetzt erscheinen, sodass eigentlich unmögliche Kombinationen auftreten

Das erneute Zusammenführen getrennt synchronisierter Signale auf der Empfangsseite heißt Rekonvergenz. Auch wenn die beiden Signale auf der Sendeseite gleichzeitig wechseln, ist in jedem Synchronisierer unabhängig, ob sich der alte oder der neue Wert durchsetzt; auf der Empfangsseite kann es daher einen Zyklus geben, in dem sich nur eines geändert hat. Wechseln beispielsweise beide gleichzeitig von 0→1 bzw. 1→0, kann das AND, das vorher und nachher 0 sein sollte, für 1 Zyklus 1 ausgeben. Abhilfe schafft, die Signale zu einem zusammenzufassen, zu synchronisieren und danach aufzuteilen, oder eine Codierung wie Gray-Code zu verwenden, bei der sich nur 1 Bit ändert.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Timing-Analyse und CDC

  1. Was ist der richtige Grund dafür, dass trotz STA und RTL-Simulation eine Prüfung mit einem CDC-Verifikationstool erforderlich ist?
  2. Warum kann es problematisch sein, den Pfad, über den die Gray-codierten Zeiger eines asynchronen FIFO in die Gegendomäne übertragen werden, nur weil er asynchron ist, ohne Constraint (als False Path) zu belassen?
  3. In einer synchronen Schaltung mit einer Taktperiode von 2,0 ns beträgt die Clock-to-Q-Verzögerung des sendenden Flipflops 0,2 ns, die Verzögerung der kombinatorischen Logik 1,4 ns und die Setup-Zeit des empfangenden Flipflops 0,1 ns. Wie groß ist der Setup-Slack, wenn der Taktversatz (Skew) 0 ist?
  4. Auf einem Pfad zwischen Flipflops beträgt die Clock-to-Q-Verzögerung 0,15 ns, die maximale Verzögerung der kombinatorischen Logik 2,2 ns und die Setup-Zeit 0,15 ns. Wie hoch ist die maximale Taktfrequenz, mit der dieser Pfad arbeiten kann, wenn Skew und Taktunsicherheit vernachlässigt werden?
  5. Welche Erklärung von WNS und TNS, wie sie in STA-Berichten vorkommen, ist richtig?