Welches Verfahren wird für die Bauelementisolation feiner LSIs hauptsächlich verwendet?

Antwort: C. STI (Shallow Trench Isolation)

In heutigen feinen LSIs wird hauptsächlich STI verwendet, bei dem flache Gräben von etwa 200 bis 300 nm Tiefe in das Silizium geätzt, mit CVD-Oxid gefüllt und mit CMP planarisiert werden. LOCOS, das früher vorherrschte, lässt wegen des seitlichen Eindringens des Oxids (Vogelschnabel, Bird's Beak) die Isolationsbreite nicht verkleinern und hinterlässt auch Stufen auf der Oberfläche; es wurde etwa ab der 0,25-µm-Generation durch STI ersetzt. STI ist eben, erlaubt schmale Breiten und dient auch zur Isolation zwischen den Finnen von FinFETs.