Aktuelle Entwicklungen der Hardwaresicherheit

Welche Zuordnung von Techniken zum Schutz von Halbleiterentwürfen zu der nicht vertrauenswürdigen Partei, gegen die sie sich hauptsächlich richten, ist richtig?

  1. ASplit Manufacturing: Nutzer, die den fertigen Chip gekauft haben; IC-Camouflaging: der mit der Fertigung beauftragte Betrieb; Logic Locking: der Hersteller der Entwurfswerkzeuge
  2. BSplit Manufacturing: der mit der Fertigung beauftragte Betrieb; IC-Camouflaging: wer die Schaltung aus Chipbildern ausliest; Logic Locking: der Fertigungsbetrieb oder wer Chips ohne Schlüssel in die Hände bekommt
  3. CSplit Manufacturing, IC-Camouflaging und Logic Locking richten sich allesamt nur gegen Software-Viren, die in das Gerät eindringen
Antwort und Erläuterung anzeigen

Antwort: B. Split Manufacturing: der mit der Fertigung beauftragte Betrieb; IC-Camouflaging: wer die Schaltung aus Chipbildern ausliest; Logic Locking: der Fertigungsbetrieb oder wer Chips ohne Schlüssel in die Hände bekommt

Beim Split Manufacturing werden die Transistoren und die unteren Verdrahtungsebenen (FEOL) in einer externen Fabrik mit Spitzentechnologie gefertigt und die oberen Verdrahtungsebenen in einer vertrauenswürdigen Fabrik, sodass die externe Fabrik die gesamte Verschaltung nicht kennt. IC-Camouflaging verwendet Zellen, die gleich aussehen, aber unterschiedliche Funktionen haben, oder Scheinkontakte, die nur verbunden wirken, um Reverse Engineering zu erschweren, das die Schaltung aus Bildern eines schichtweise abgetragenen Chips ausliest; gegen eine Fabrik, die die Entwurfsdaten besitzt, hilft es nicht. Logic Locking fügt Gatter ein, deren Funktion von einem Schlüssel abhängt, und verhindert, dass die Schaltung korrekt arbeitet, bevor nach der Fertigung der richtige Schlüssel eingeschrieben wird; Ziel ist, Entwurfsdiebstahl und Überproduktion durch die Fabrik zu verhindern. Seit 2015 ein Angriff gezeigt wurde, bei dem ein Angreifer mit einem funktionierenden Chip Ein- und Ausgaben vergleicht und den Schlüssel mit einem SAT-Solver eingrenzt, wird an dagegen resistenten Verfahren geforscht.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Aktuelle Entwicklungen der Hardwaresicherheit

  1. Angenommen wird Reverse Engineering, bei dem die Schaltung ausgelesen wird, indem die Schichten eines Chips einzeln abgetragen und mit dem Elektronenmikroskop aufgenommen werden oder sein Inneres mit Röntgenstrahlen abgebildet wird. Welcher Entwurfsansatz ist angemessen?
  2. Welche Beschreibung der Anforderungen an die physische Sicherheit in den Sicherheitsstufen 1 bis 4 von FIPS 140-3, dem Zertifizierungsstandard für kryptografische Module, ist richtig?
  3. Was gibt die EAL (Evaluation Assurance Level) der Common Criteria (ISO/IEC 15408), der internationalen Norm zur Evaluierung von Sicherheitsprodukten, an?
  4. Welche Beschreibung des Kompositionsansatzes, der bei PSA Certified und SESIP, Zertifizierungsrahmen für IoT-Geräte, im Vordergrund steht, ist richtig?
  5. Welcher Entwurf für authentifiziertes Debugging, bei dem nur die Techniker des Herstellers den Debug-Port ausgelieferter Produkte öffnen können, ist am besten geeignet?