Aktuelle Entwicklungen der Hardwaresicherheit

Angenommen wird Reverse Engineering, bei dem die Schaltung ausgelesen wird, indem die Schichten eines Chips einzeln abgetragen und mit dem Elektronenmikroskop aufgenommen werden oder sein Inneres mit Röntgenstrahlen abgebildet wird. Welcher Entwurfsansatz ist angemessen?

  1. AMask-ROM-Werte und Leitungsformen lassen sich aus Bildern auslesen; geheime Schlüssel werden daher nicht in die Schaltungsform eingebaut, sondern gerätespezifisch gewählt und zusammen mit physischen Maßnahmen geschützt
  2. BIst das Schaltungslayout komplex genug, lässt sich die Schaltung nicht aus Bildern auslesen, sodass ein allen Geräten gemeinsamer geheimer Schlüssel ins Mask-ROM geschrieben werden darf
  3. CRöntgenstrahlen bilden die Schaltungen im Chip nicht ab; als Schutz gegen Reverse Engineering genügt es daher, die Chipoberfläche mit einer harten Schicht zu überziehen, damit die Schichten nicht abgetragen werden können
Antwort und Erläuterung anzeigen

Antwort: A. Mask-ROM-Werte und Leitungsformen lassen sich aus Bildern auslesen; geheime Schlüssel werden daher nicht in die Schaltungsform eingebaut, sondern gerätespezifisch gewählt und zusammen mit physischen Maßnahmen geschützt

Mask-ROM-Werte sind als Vorhandensein oder Fehlen von Transistoren oder Kontakten in die Form der Schaltung eingebaut und lassen sich daher durch Abtragen der Schichten und Aufnahmen auslesen. Zudem enthalten alle mit derselben Maske gefertigten Chips dieselben Werte, sodass die Analyse eines einzigen Chips die Geheimnisse aller Geräte preisgibt. In den 2020er-Jahren wurde auch über Forschung berichtet, die mit Röntgenaufnahmen die interne Verdrahtung zerstörungsfrei detailliert abbildet. Geheimnisse werden daher nicht an die Schaltungsform gebunden, sondern gerätespezifisch gewählt; in Speichern, deren Programmierzustand sichtbar sein kann, wie eFuses, werden Schlüssel etwa mit einem aus einem PUF abgeleiteten Schlüssel verschlüsselt abgelegt, Auslesepfade werden beschränkt und Maßnahmen zur Manipulationssicherheit kombiniert.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Aktuelle Entwicklungen der Hardwaresicherheit

  1. Welche Beschreibung der Anforderungen an die physische Sicherheit in den Sicherheitsstufen 1 bis 4 von FIPS 140-3, dem Zertifizierungsstandard für kryptografische Module, ist richtig?
  2. Was gibt die EAL (Evaluation Assurance Level) der Common Criteria (ISO/IEC 15408), der internationalen Norm zur Evaluierung von Sicherheitsprodukten, an?
  3. Welche Beschreibung des Kompositionsansatzes, der bei PSA Certified und SESIP, Zertifizierungsrahmen für IoT-Geräte, im Vordergrund steht, ist richtig?
  4. Welcher Entwurf für authentifiziertes Debugging, bei dem nur die Techniker des Herstellers den Debug-Port ausgelieferter Produkte öffnen können, ist am besten geeignet?
  5. Der Lebenszykluszustand eines Sicherheitschips wird in Stufen wie Test, Produktion und Fehleranalyse zurückgesandter Teile (RMA) verwaltet. Wie ist der Übergang vom Produktionszustand in den RMA-Zustand für eine Fehleranalyse angemessen zu handhaben?