IC 설계 흐름과 EDA
정적 타이밍 분석에서 같은 칩 안에서도 위치에 따라 트랜지스터와 배선의 지연이 달라지는 것을 고려하기 위해 지연에 계수를 곱해 여유를 두는 기법을 무엇이라고 하는가?
- AOCV(온칩 편차) 디레이팅
- B클록 게이팅
- C안테나 규칙
정답과 해설 보기
정답: A. OCV(온칩 편차) 디레이팅
같은 칩 안에서도 위치에 따라 문턱 전압, 배선 치수, 전원 전압, 온도가 미세하게 달라 지연에 편차가 생깁니다. OCV에서는 데이터 경로와 클록 경로에 별도의 계수를 곱하여, 예를 들어 셋업 분석에서는 데이터를 느리게, 캡처 측 클록을 빠르게 하여 최악의 조합을 가정합니다. 경로의 단수나 거리를 고려하는 AOCV, POCV 등의 정밀한 기법도 사용됩니다. 안테나 규칙은 가공 중 게이트 손상을 막는 규칙입니다.
- A. 맞습니다. 칩 내 편차를 계수로 고려하는 기법입니다.
- B. 클록 게이팅은 소비 전력을 줄이는 기법입니다.
- C. 안테나 규칙은 플라즈마 가공 시 게이트 손상을 막는 레이아웃 규칙입니다.