IC 설계 흐름과 EDA

서로 다른 클록으로 동작하는 회로 사이에서 신호를 주고받는 부분에 동기화 회로가 올바르게 들어 있는지 전용 툴로 확인하는 검증을 무엇이라고 하는가?

  1. AIR 드롭 분석
  2. BCDC(클록 도메인 크로싱) 검증
  3. CDRC
정답과 해설 보기

정답: B. CDC(클록 도메인 크로싱) 검증

비동기 클록 사이에서 신호를 그대로 주고받으면 플립플롭 출력이 0도 1도 아닌 메타스터빌리티 상태가 되거나 데이터를 놓치는 일이 생깁니다. CDC 검증에서는 이러한 주고받는 지점을 설계에서 자동으로 찾아내고, 2단 플립플롭이나 비동기 FIFO 등의 동기화 회로가 올바르게 들어 있는지 확인합니다. 발생이 드물어 재현하기 어려우므로 일반 시뮬레이션으로는 찾기 힘든 결함을 검출할 수 있습니다.

  • A. IR 드롭 분석은 전원 전압 강하의 분석입니다.
  • B. 맞습니다. 클록을 넘나드는 신호 전달을 확인하는 검증입니다.
  • C. DRC는 레이아웃 도형 규칙의 검사입니다.
이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 설계 막바지나 제조 도중에 발견된 작은 수정을 설계 전체를 다시 하지 않고 기존 레이아웃을 부분적으로 변경하여 반영하는 것을 무엇이라고 하는가?
  2. 스탠더드 셀 배치에서 셀 사이의 틈을 메우거나, 웰의 전위를 고정하거나, 전원 노이즈를 억제하기 위해 두는 기능이 없는(또는 보조적인) 셀의 조합으로 올바른 것은 무엇인가?
  3. 스탠더드 셀의 지연과 소비 전력을 다양한 입력 천이 시간, 부하 커패시턴스, 전압, 온도 조건에서 회로 시뮬레이션하여 표로 정리하는 작업을 무엇이라고 하는가?
  4. 정적 타이밍 분석에서 같은 칩 안에서도 위치에 따라 트랜지스터와 배선의 지연이 달라지는 것을 고려하기 위해 지연에 계수를 곱해 여유를 두는 기법을 무엇이라고 하는가?
  5. 코너 조건에서 최악의 값을 조합하는 대신 지연의 편차를 확률 분포로 다루어 타이밍을 만족할 확률을 구하는 분석 기법은 무엇인가?

이 분야의 비교