意図しないラッチとは
いとしないらっち
組み合わせ回路のつもりの記述で、ある条件のときに出力への代入がないために、値を保つラッチが論理合成で作られてしまうこと。
この用語の分野: ハードウェア記述言語と検証
いとしないらっち
組み合わせ回路のつもりの記述で、ある条件のときに出力への代入がないために、値を保つラッチが論理合成で作られてしまうこと。
この用語の分野: ハードウェア記述言語と検証
組み合わせ回路 SystemVerilog X楽観主義 回帰テスト 組み合わせループ ゲートレベルシミュレーション 参照モデル generate文 制約付きランダム検証 センシティビティリスト