Lintとは
りんと
HDLなどの記述をシミュレーションせずに規則に照らして調べ、ビット幅の不一致や意図しないラッチなど、問題になりやすい書き方を見つける道具。
この用語の分野: ハードウェア記述言語と検証
りんと
HDLなどの記述をシミュレーションせずに規則に照らして調べ、ビット幅の不一致や意図しないラッチなど、問題になりやすい書き方を見つける道具。
この用語の分野: ハードウェア記述言語と検証
Lintツールは、HDLの記述を規則に照らして静的に調べ、文法上は正しくても問題になりやすい書き方を指摘します。
HDLの検証で使われるLintツールの役割として正しいものはどれか。Verilogは幅の違う信号の代入をエラーにせず切り詰めたり広げたりするので、Lintツールで幅の不一致を調べるのが有効です。
Verilogで8ビットの信号aとbを足し、その結果を8ビットの信号sに代入した(assign s = a + b;)…センシティビティリスト 推論 Verilog 意図しないラッチ X楽観主義 回帰テスト 組み合わせループ ゲートレベルシミュレーション 参照モデル generate文