Wat is Constrained-random-verificatie?

Verificatiemethode waarbij ingangswaarden willekeurig worden gegenereerd binnen de door de specificatie toegestane voorwaarden, zodat breed wordt getest, ook in gevallen die een mens niet zou bedenken.

Japanse benaming: 制約付きランダム検証

“Constrained-random-verificatie” komt voor in 1 oefenvragen uit 1 onderwerpen, bijv. Hardwarebeschrijvingstalen en verificatie.

Vakgebied: Hardwarebeschrijvingstalen en verificatie

Nu oefenen: vragen over Constrained-random-verificatie

Welke uitspraak over beperkte willekeurige verificatie (constrained-random) in SystemVerilog is juist?

  1. AIngangswaarden worden willekeurig gemaakt binnen het bereik en de combinatievoorwaarden (beperkingen) die de specificatie toestaat, zodat breed wordt getest, ook geval die een mens niet bedenkt
  2. BIngangswaarden worden volledig willekeurig gemaakt en er worden ook veel waarden gegeven die niet in de specificatie staan
  3. CAlle ingangswaarden worden met de hand door een mens geschreven
Antwoord en toelichting tonen

Antwoord: A. Ingangswaarden worden willekeurig gemaakt binnen het bereik en de combinatievoorwaarden (beperkingen) die de specificatie toestaat, zodat breed wordt getest, ook geval die een mens niet bedenkt

Met alleen door mensen bedachte tests (gerichte tests) worden gemakkelijk defecten in combinaties gemist die de ontwerper niet had voorzien. Bij constrained-random-verificatie worden beperkingen geschreven zoals 'het adres is een veelvoud van 4' of 'de lengte is 1 tot 256', en worden daarbinnen willekeurig ingangen gemaakt, zodat met alleen zinvolle ingangen veel gevallen worden uitgeprobeerd. Welke gevallen zijn getest wordt met coverage gemeten, en wat ontbreekt wordt aangevuld door beperkingen te wijzigen of met gerichte tests.

“Constrained-random-verificatie” in de toelichting

Vragen met “Constrained-random-verificatie” (1)

  1. Welke uitspraak over beperkte willekeurige verificatie (constrained-random) in SystemVerilog is juist?

Verwante termen

SystemVerilog Asynchrone reset Blocking assignment Combinatorische lus (combinational loop) Gate-level-simulatie Generate-statement Hardwarebeschrijvingstaal (HDL) Lint Mealy-machine Non-blocking assignment

Naar de woordenlijst