Nederlands
Menu

Hardwarebeschrijvingstalen en verificatie

In Verilog worden de 8-bits signalen a en b opgeteld en wordt het resultaat aan het 8-bits signaal s toegekend (assign s = a + b;). Welk aandachtspunt is juist?

  1. AOptellen van twee 8-bits waarden kan in Verilog niet worden geschreven
  2. BHet resultaat wordt automatisch tot 16 bits verbreed
  3. CAls de som groter is dan 255, wordt de overdracht naar het 9e bit weggegooid, dus als de overdracht nodig is, moet s 9 bits zijn
Antwoord en toelichting tonen

Antwoord: C. Als de som groter is dan 255, wordt de overdracht naar het 9e bit weggegooid, dus als de overdracht nodig is, moet s 9 bits zijn

De som van twee 8-bits waarden is maximaal 255+255=510, wat 9 bits vereist. Als de bestemming s 8 bits is, wordt de overdracht naar het bovenste bit stilzwijgend weggegooid, zodat bijvoorbeeld 200+100 gelijk wordt aan 44. Als ook de overdracht nodig is, wordt s als 9 bits gedeclareerd. Verilog geeft bij toekenning van signalen met verschillende breedte geen fout maar kapt af of verbreedt, dus het is effectief breedteverschillen met een lint-tool op te sporen.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Hardwarebeschrijvingstalen en verificatie

  1. Als a zoals hierboven is geschreven als een ondertekende -1, werd gt 1. Welke reden is juist?
  2. Welke combinatie van waarden van de vierwaardige logica die in Verilog-simulatie wordt gebruikt is juist?
  3. In de simulatie was de waarde van een register zonder reset eerst X. Wat wordt aangenomen dat er in een echte chip gebeurt?
  4. Als sel in de bovenstaande beschrijving X (onbepaald) is, wordt in Verilog-simulatie b voor y gekozen. Welke reden waarom deze eigenschap bij verificatie een probleem is, is juist?
  5. Welke uitspraak over de beschrijving van tri-state, dat Z (hoge impedantie) uitvoert, in HDL is juist?

Vergelijkingen bij dit onderwerp