Nederlands
Menu

Geavanceerde transistoren (FinFET, GAA)

Welke maatstaf voor de mate van verkleining van logica geeft de werkelijke stand van zaken beter weer dan de generatienaam (nodenaam) van het proces?

  1. ADe diameter van de wafer
  2. BWerkelijke afmetingen zoals de gate pitch (CPP) en de minimale bedradingspitch
  3. CDe verkoopprijs van de chip
Antwoord en toelichting tonen

Antwoord: B. Werkelijke afmetingen zoals de gate pitch (CPP) en de minimale bedradingspitch

Tot de jaren 1990 kwam de generatienaam vrijwel overeen met de werkelijke afmeting zoals de gatelengte, maar sinds de FinFET geeft een naam als '3 nm' slechts een generatie van prestatie of dichtheid aan en bedraagt de werkelijke gatelengte enkele tientallen nm of meer. De werkelijke integratiedichtheid wordt daarom vergeleken aan de hand van de afstand tussen gates (CPP, bij de 3 nm-generatie iets minder dan 50 nm), de minimale bedradingspitch (circa 20 nm), het SRAM-celoppervlak en de transistordichtheid (aantal/mm²).

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Geavanceerde transistoren (FinFET, GAA)

  1. Welk element wordt onderzocht met het oog op het doorbreken van de grens van 60 mV/dec van de subthreshold-coëfficiënt?
  2. Wat is de belangrijkste rol van de isolator (inner spacer) tussen gate en source/drain bij de ruimte tussen de sheets van nanosheet-GAA?
  3. Wat is, wanneer de hoogte van een standaardcel wordt uitgedrukt in het aantal bedradingstracks, het juiste effect van het verminderen van het aantal tracks?
  4. Wat is het doel van het gebruik van meerdere soorten transistoren met verschillende drempelspanning in dezelfde chip?
  5. Welke techniek bedekt de gate met een isolatiefilm, zodat geen kortsluiting met de gate ontstaat als de positie van het contact enigszins verschuift?

Vergelijkingen bij dit onderwerp