Moderne Transistoren (FinFET, GAA)

Welche Größe gilt als aussagekräftiger für den Grad der Miniaturisierung von Logik als der Generationsname (Node-Name) des Prozesses?

  1. ADurchmesser des Wafers
  2. BTatsächliche Abmessungen wie Gate-Pitch (CPP) und minimaler Leitungs-Pitch
  3. CVerkaufspreis des Chips
Antwort und Erläuterung anzeigen

Antwort: B. Tatsächliche Abmessungen wie Gate-Pitch (CPP) und minimaler Leitungs-Pitch

Bis in die 1990er-Jahre stimmte der Generationsname nahezu mit realen Abmessungen wie der Gate-Länge überein; seit dem FinFET zeigt ein Name wie „3 nm“ nur noch eine Generation von Leistung und Dichte an, und die tatsächliche Gate-Länge beträgt über zehn nm. Die tatsächliche Integrationsdichte wird daher über den Abstand der Gates (CPP, bei der 3-nm-Generation knapp 50 nm), den minimalen Leitungs-Pitch (um 20 nm), die SRAM-Zellfläche und die Transistordichte (Stück/mm²) verglichen.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Moderne Transistoren (FinFET, GAA)

  1. Welches Bauelement wird erforscht, um die 60-mV/dec-Grenze des Subthreshold-Faktors zu überwinden?
  2. Was ist die Hauptaufgabe der Isolatoren (Inner Spacer) zwischen Gate und Source/Drain im Bereich zwischen den Sheets beim Nanosheet-GAA?
  3. Welche Wirkung ist richtig, wenn man die Höhe einer Standardzelle in der Zahl der Leitungs-Tracks ausdrückt und diese Track-Zahl verringert?
  4. Welcher Zweck der Verwendung mehrerer Transistorarten mit unterschiedlicher Schwellspannung auf demselben Chip ist richtig?
  5. Welche Technik deckt das Gate mit einem Isolator ab, sodass auch bei etwas versetzter Kontaktposition kein Kurzschluss zum Gate entsteht?

Vergleiche zu diesem Thema