Wat is de belangrijkste reden dat 3D DRAM moeilijk te realiseren is door simpelweg veel lagen te stapelen zoals bij 3D NAND?

Antwoord: C. Elke cel heeft een condensator nodig om lading op te slaan, en de huidige condensatoren zijn zeer hoge verticale structuren

3D NAND stapelt honderden lagen die elk als woordlijn dienen en etst daar in één keer verticale gaten doorheen om rijen cellen te vormen. Elke DRAM-cel heeft een condensator nodig om lading op te slaan, en vlakke DRAM haalt zijn capaciteit uit een dunne, diepe condensator, die daarom niet zomaar kan worden gestapeld. Voor 3D DRAM worden daarom structuren onderzocht waarin de transistor en de condensator per laag op hun zijde liggen, en condensatorloze cellen die lading vasthouden in de parasitaire capaciteit van transistors van oxidehalfgeleiders zoals IGZO. Liggende cellen nemen per laag meer oppervlakte in, dus de sleutel is of veel lagen tegen lage kosten kunnen worden gestapeld.