Test et inspection

Lors du test d'une mémoire, quel est l'objectif principal d'établir une carte indiquant quel bit de quelle adresse est défectueux ?

  1. AAugmenter la capacité de la mémoire
  2. BDéterminer la couleur de la puce
  3. CEffectuer une réparation par remplacement par des lignes/colonnes redondantes selon la position des défauts, et servir aussi à l'analyse des causes de défauts
Afficher la réponse et l'explication

Réponse : C. Effectuer une réparation par remplacement par des lignes/colonnes redondantes selon la position des défauts, et servir aussi à l'analyse des causes de défauts

La fail bit map représente la position des bits défectueux en correspondance avec les adresses. Elle sert au calcul de la réparation par redondance, qui remplace les lignes ou colonnes défectueuses par des lignes ou colonnes de réserve ; la réparation est effectuée en coupant des fusibles par laser ou électriquement. La disposition des défauts (bit isolé, ligne entière, colonne entière, amas, etc.) aide aussi à identifier le type de défaut du procédé de fabrication, comme une particule ou un court-circuit d'interconnexion.

S'entraîner sur ce thème Retour au thème

Autres questions sur Test et inspection

  1. Lors de la compression des sorties en test par scan, pourquoi faut-il éliminer les signaux dont la valeur 0 ou 1 n'est pas déterminée en simulation (valeurs indéterminées X) ?
  2. Pour tester une interface de communication série rapide, quelle méthode reboucle la sortie du circuit d'émission de la puce sur son circuit de réception afin que la puce vérifie elle-même la communication ?
  3. Comment appelle-t-on la méthode qui modifie dynamiquement, par puce ou par lot, les éléments de test et les seuils en fonction des résultats intermédiaires et des statistiques du test sur wafer, etc. ?
  4. Lors du test d'un convertisseur AD, quel est l'objectif principal d'appliquer en entrée une sinusoïde lente ou un signal similaire et de compter le nombre d'occurrences de chaque code de sortie (histogramme) ?
  5. Pour une puce défaillante au test par scan, comment appelle-t-on le traitement qui restreint logiquement les emplacements de faute probables à partir des sorties et des vecteurs présentant des discordances ?

Comparatifs sur ce thème