Français
Menu

HDL et vérification

Quel est le rôle des outils de lint utilisés en vérification HDL ?

  1. AUn appareil retirant les déchets (peluches) de la puce
  2. BUn outil affichant joliment les chronogrammes de simulation
  3. CExaminer la description sans simulation pour détecter des problèmes comme les incohérences de largeur, les verrous non voulus ou les écritures non synthétisables
Afficher la réponse et l'explication

Réponse : C. Examiner la description sans simulation pour détecter des problèmes comme les incohérences de largeur, les verrous non voulus ou les écritures non synthétisables

Les outils de lint examinent statiquement la description HDL au regard de règles et signalent les écritures syntaxiquement correctes mais susceptibles de poser problème : affectation entre signaux de largeurs différentes, oubli dans la liste de sensibilité, inférence de verrous, mélange d'affectations bloquantes et non bloquantes, mauvaise gestion des horloges, etc. Exécutables sans écrire de tests, ils réduisent l'effort de vérification ultérieur lorsqu'ils sont utilisés dès les premières phases de conception.

S'entraîner sur ce thème Retour au thème

Autres questions sur HDL et vérification

  1. Quel est l'objectif principal d'une simulation avec informations de délai sur le circuit après synthèse logique ou placement-routage (netlist au niveau portes) ?
  2. Comment appelle-t-on la forme ci-dessus, où la sortie d'un circuit combinatoire revient à sa propre entrée sans passer par une bascule, et pourquoi faut-il l'éviter ?
  3. Comment la description ci-dessus est-elle généralement traitée lors de la synthèse logique pour FPGA ?
  4. Pour un circuit combinatoire, quelle comparaison est correcte entre une longue chaîne de if/else if et une instruction case à conditions mutuellement exclusives ?
  5. Quelle est la différence entre les opérateurs d'égalité « == » et « === » en Verilog ?

Comparatifs sur ce thème