Français
Menu

Test et inspection

Lors de la compression des sorties en test par scan, pourquoi faut-il éliminer les signaux dont la valeur 0 ou 1 n'est pas déterminée en simulation (valeurs indéterminées X) ?

  1. AParce que si des valeurs indéterminées se mêlent au résultat compressé, il ne peut plus être comparé aux valeurs attendues et les fautes ne sont plus détectables
  2. BParce que les valeurs indéterminées font chauffer la puce
  3. CParce que les valeurs indéterminées arrêtent l'horloge
Afficher la réponse et l'explication

Réponse : A. Parce que si des valeurs indéterminées se mêlent au résultat compressé, il ne peut plus être comparé aux valeurs attendues et les fautes ne sont plus détectables

Les valeurs indéterminées (X) provenant de mémoires non initialisées, de circuits analogiques, de frontières entre domaines d'horloge, etc., rendent indéterminée toute la valeur compressée lorsqu'elles se mêlent aux autres bits dans le circuit de compression, qui ne peut alors plus être comparée à la valeur attendue correcte. On utilise donc le X-masking, qui bloque la sortie des cellules de scan produisant des X, ou des précautions de conception limitant l'apparition de X. Cela n'a rien à voir avec l'échauffement ou l'arrêt de l'horloge.

S'entraîner sur ce thème Retour au thème

Autres questions sur Test et inspection

  1. Pour tester une interface de communication série rapide, quelle méthode reboucle la sortie du circuit d'émission de la puce sur son circuit de réception afin que la puce vérifie elle-même la communication ?
  2. Comment appelle-t-on la méthode qui modifie dynamiquement, par puce ou par lot, les éléments de test et les seuils en fonction des résultats intermédiaires et des statistiques du test sur wafer, etc. ?
  3. Lors du test d'un convertisseur AD, quel est l'objectif principal d'appliquer en entrée une sinusoïde lente ou un signal similaire et de compter le nombre d'occurrences de chaque code de sortie (histogramme) ?
  4. Pour une puce défaillante au test par scan, comment appelle-t-on le traitement qui restreint logiquement les emplacements de faute probables à partir des sorties et des vecteurs présentant des discordances ?
  5. Quelle méthode modélise, à partir du circuit de la cellule, les défauts internes d'une cellule standard tels que les courts-circuits et circuits ouverts de transistors, pour générer des vecteurs de test ?

Comparatifs sur ce thème