Analyse temporelle et CDC

Deux signaux de contrôle issus du même domaine émetteur sont reçus chacun par un synchroniseur à 2 étages distinct, puis combinés par un AND côté récepteur. Quel est le problème correct de cette conception ?

  1. ALa porte AND amplifie la métastabilité, et tout le circuit récepteur reste durablement instable
  2. BDeux signaux qui changent simultanément côté émetteur peuvent apparaître décalés d'un cycle côté récepteur, faisant apparaître une combinaison normalement impossible
  3. CLes deux signaux sont toujours alignés sur le même cycle côté récepteur, donc aucun problème ne survient
Afficher la réponse et l'explication

Réponse : B. Deux signaux qui changent simultanément côté émetteur peuvent apparaître décalés d'un cycle côté récepteur, faisant apparaître une combinaison normalement impossible

La réunion côté récepteur de signaux synchronisés séparément est appelée reconvergence. Même si les deux signaux changent simultanément côté émetteur, la résolution vers l'ancienne ou la nouvelle valeur est indépendante dans chaque synchroniseur ; il peut donc y avoir, côté récepteur, un cycle où un seul des deux a changé. Par exemple, si les deux signaux passent simultanément de 0→1 et de 1→0, le AND, qui devrait valoir 0 avant comme après, peut sortir un 1 pendant 1 cycle. Les remèdes consistent à synchroniser un seul signal puis à le répartir, ou à utiliser un codage où un seul bit change, comme le code de Gray.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Même lorsqu'on effectue une STA et une simulation RTL, pourquoi une vérification par un outil de vérification CDC est-elle considérée comme nécessaire ?
  2. Pourquoi peut-il être problématique de laisser sans contrainte (faux chemin) le chemin qui transmet les pointeurs en code de Gray d'une FIFO asynchrone vers l'autre domaine, au motif qu'il est asynchrone ?
  3. Dans un circuit synchrone de période d'horloge 2,0 ns, le délai horloge-sortie de la bascule émettrice est de 0,2 ns, le délai de la logique combinatoire de 1,4 ns et le temps d'établissement (setup) de la bascule réceptrice de 0,1 ns. Avec un décalage d'horloge (skew) nul, quelle est la marge (slack) de setup ?
  4. Sur un chemin entre bascules, le délai horloge-sortie est de 0,15 ns, le délai maximal de la logique combinatoire de 2,2 ns et le temps d'établissement de 0,15 ns. En ignorant le décalage d'horloge (skew) et l'incertitude d'horloge, quelle est la fréquence d'horloge maximale à laquelle ce chemin peut fonctionner ?
  5. Quelle description du WNS et du TNS, qui apparaissent dans les rapports de STA, est correcte ?